

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 09312350 A

(43) Date of publication of application: 02 . 12 . 97

(51) Int. CI

H01L 21/8246

H01L 27/112

H01L 21/265

H01L 21/28

H01L 21/3065

(21) Application number: 08125563

(22) Date of filing: 21 . 05 . 96

(71) Applicant:

SONY CORP

(72) Inventor:


YAMAZAKI TAKESHI


(54) READ-ONLY SEMICONDUCTOR STORAGE **DEVICE AND ITS MANUFACTURE**


(57) Abstract:

PROBLEM TO BE SOLVED: To provide a read-only semiconductor storage device and its manufacturing method which is high-reliability and low-cost and of short TAT, in spite of ion implantation programming system.

SOLUTION: A gate electrode 31 to constitute a field-effect transistor is made on a semiconductor 10 substrate, and the gate electrode 31 is covered with an electrode covering insulating film, and an interlayer insulating film is made. In the interlayer insulating film, a contact hole which reaches the diffusion layer 12 of a field-effect transistor and, at the section corresponding to the channel region of the field-effect transistor to be programmed, a hole HI for ion implantation is made in the etching processing using the same mask. Then, impurities 13 for program are introduced by ion implantation, and the introduced impurities are activated, and a wiring layer 32 is made in the contact hole CH.







(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-312350

(43)公開日 平成9年(1997)12月2日


(51) Int.Cl.		蚀別配号	庁内遼理番号	FΙ				技術表示箇所
HOIL	21/8246			HO1L	27/10	4 3 3		O-110-0-1100//
	27/112				21/28		L	
	21/265			:	21/265		F	
	21/28					R		
	21/3065			:	21/302		J	-
				審查節求	未前求	蘭求項の致7	OL	(全 8 頁)
(21)出願番号	ł	特願平8-125563		(71) 出願人	0000021	 85		
					ソニー株式会社			
(22) 出願日		平成8年(1996)5月			品川区北品川 6 7	T目74	第35号	
				(72)発明者	山崎田	\$		
					東京都品 一株式会	別区北岛川67 全社内	「目7₫	第35号 ソニ
				(74)代理人		佐原 隆久		
						13.50		
				İ				
				ļ				


(54) 【発明の名称】 読み出し専用半導体記憶装置及びその製造方法

(57)【要約】

【課題】プログラムがイオン注入方式でありながら高信頼性、低コスト、短TATの読み出し専用半導体装置及びその製造方法を提供する。

【解決手段】半導体10基板上に電界効果型トランジスタを構成するゲート電極31を形成し、ゲート電極31を電極被覆絶縁膜25で覆い、層間絶縁膜27を形成し、電界効果型トランジスタの拡散層12に達するコンタクトホールCHとプログラムすべき電界効果型トランジスタのチャネル領域に対応する部位にイオン注入用ホールHIそれぞれを同一マスクを用いるエッチング工程で層間絶縁膜27に形成し、イオン注入によりブラグラム用不純物13を導入し、導入した不純物の活性化を行い、コンタクトホールCHへ配線層32を形成する工程により、製造する。





【特許請求の範囲】

【請求項1】電界効果型トランジスタに対してイオン注入することによりプログラムを行う読み出し専用半導体記憶装置において、

該電界効果型トランジスタを覆う層間絶縁膜に、プログラムされた電界効果型トランジスタのチャネル部に対応する部位に対して形成されたイオン注入用ホールと該トランジスタの拡散層に対して形成されたコンタクトホールとがそれぞれ形成されていることを特徴とする読み出し専用半導体記憶装置。

【請求項2】該電界効果型トランジスタのゲート電極の 上部及び側部を被覆する電極被覆絶縁膜上にエッチング ストッパー膜が形成されている請求項1記載の読み出し 専用半導体記憶装置。

【請求項3】上記層間絶縁膜のイオン注入用ホール内面 とコンタクトホール内面とに配線層が形成されている請 求項1記載の読み出し専用半導体記憶装置。

【請求項4】上記コンタクトホールが、互いに隣接して 拡散層を共有する一対の電界効果型トランジスタの該共 通拡散層に達している請求項1記載の読み出し専用半導 20 体記憶装置。

【請求項5】半導体基板上に電界効果型トランジスタを 構成するゲート電極を形成する工程と、

該ゲート電極を電極被覆絶縁膜で覆う工程と、

層間絶縁膜を形成する工程と、

上記電界効果型トランジスタの拡散層に達するコンタクトホールとプログラムすべき電界効果型トランジスタのチャネル領域に対応する部位にイオン注入用ホールそれぞれを同一マスクを用いるエッチング工程で上記層間絶縁膜に形成する工程と.

イオン注入によりプラグラム用不純物を導入する工程 と、

該導入した不純物の活性化を行う工程と、

上記コンタクトホールへ配線層を形成する工程とを有することを特徴とする読み出し専用半導体記憶装置の製造方法。

【請求項6】上記電極被覆絶縁膜をエッチングストッパー膜で被覆する工程を有する請求項5記載の読み出し専用半導体記憶装置の製造方法。

【請求項7】上記配線層をイオン注入用ホールにも形成 40 する請求項5記載の読み出し専用半導体記憶装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、読み出し専用半導体記憶装置およびその製造方法に関する。

[0002]

【従来の技術及び発明が解決しようとする課題】半導体のROM容量は近年ますます大きくなる傾向にあり、また、シリコン上にシステムを構築するシステムオンシリ 50

コンが要求されるため、配線はますます複雑化し、その 多層化が進んでいる。

【0003】マイクロコントローラに搭載されるマスク ROM、即ち読み出し専用半導体記憶装置においては、 TAT (turn around time ;プログラム内容が決定し てから出荷するまでの期間)の短縮及びコストダウンが 大きな課題となっている。マスクROMのブラグラム方 法としては、例えばコンタクトプログラム方式がある。 この方法は、プログラム工程が製造プロセスの最終工程 10 に近いためTATが短いという利点があるが、一つのト ランジスタに一つのコンタクトが必要なため、メモリセ ルの専有面積が大きくなり、経済的に不利である。 【0004】また、イオン注入プログラム方式があり、 デブレッション化方式と高V th化イオン注入方式があ る。このうち高Vth化方式は、TATも比較的短く、メ モリセルサイズも大きくない点で優れている方法であ る。ところで、メモリセルサイズを更に小さくするた め、互いに隣接する二つのトランジスタ間の共通の拡散

【0005】しかし、金属配線形成後にプログラムのイオン注入を行うとA1のEM(エレクトロマイグレーション)等の信頼性が劣化するため、十分な活性化ができない。とのため、ジャンクション破壊を回復させることができず、リーク電流が増加しメモリーの「1」、

層に対して一つのコンタクトを設け、自己祭合的にコン

タクトを形成した構造がある。この方法では高V th/L/

オン注入方式が有望である。

「0」判定が困難となる。これにより、半導体装置の信頼性が低下するという問題があった。

【0006】一方、イオン注入方式では、「1」、

「0」判定を確実に行うためには、オン電流を稼ぐ必要があり、ゲート幅を大きくするなどの方法があるが、これはセルサイズの増大につながる。また、金属配線後にブログラムイオン注入を行うためには、図8に示すように、チャネル領域を金属配線が通らない構造とする必要があり、この場合にもセルサイズが大きくなる。即ち、図8において、アルミニウム配線層32は、トランジスタTrのチャネル領域ではなくLOCOS21上に配線され、隣接する一対のトランジスタ間の拡散領域に形成されたコンタクトSCに対して出っ張り部32aを介して接続されている。

【0007】更に、プログラム工程を後工程にするほど、プログラムマスクとゲートとの合わせずれが大きくなることは避けられず、予めマスクずれマージンを見込むことになり、この場合もセルサイズの拡大につながる。以上より、イオン注入によりトランジスタの関値を高くする方式では、短TAT化を行うとセルサイズの増大は免れず、チップコストの増大につながっていた。

【0008】また、チップコストの増大の要因として工程増の問題があり、従来技術ではプログラム専用マスクを用いて不純物を導入していたため、フォトレジストエ

程とイオン注入工程の分がマスクROMを形成しない場 合に比べてコスト増となっていた。

【0009】そのため、高い信頼性を確保した上で、よ **りコストダウン及び短TAT化した読み出し専用半導体** 記憶装置の開発が望まれていた。本発明は、上記要望に 鑑みなされたもので、プログラムがイオン注入方式であ りながら髙信頼性、低コスト、短TATの読み出し専用 半導体装置及びその製造方法を提供することを目的とす る。

[0010]

【課題を解決するための手段】本発明は、上記目的を達 成するため、電界効果型トランジスタに対してイオン注 入することによりプログラムを行う読み出し専用半導体 記憶装置において、該電界効果型トランジスタを覆う層 間絶縁膜に、プログラムされた電界効果型トランジスタ のチャネル部に対応する部位に対して形成されたイオン 注入用ホールと該トランジスタの拡散層に対して形成さ れたコンタクトホールとがそれぞれ形成されていること を特徴とする読み出し専用半導体記憶装置を提供する。 【0011】また、本発明は、上記目的を達成するた め、半導体基板上に電界効果型トランジスタを構成する ゲート電極を形成する工程と、該ゲート電極を電極被覆 絶縁膜で覆う工程と、層間絶縁膜を形成する工程と、上 記電界効果型トランジスタの拡散層に達するコンタクト ホールとプログラムすべき電界効果型トランジスタのチ ャネル領域に対応する部位にイオン注入用ホールそれぞ れを同一マスクを用いるエッチング工程で上記層間絶縁 膜に形成する工程と、イオン注入によりブラグラム用不 純物を導入する工程と、該導入した不純物の活性化を行 程とを有することを特徴とする読み出し専用半導体記憶 装置の製造方法を提供する。

【0012】この場合、上記電極被覆絶縁膜をエッチン グストッパー膜で被覆することが好ましい。本発明の読 み出し専用半導体装置は、電界効果型トランジスタに対 してイオン注入することによりプログラムを行う方式の 読み出し専用半導体記憶装置であり、その電界効果型ト ランジスタを覆う層間絶縁膜に、プログラムされた電界 効果型トランジスタのチャネル部に対応する部位に対し てイオン注入用ホールが形成されていると共に、眩トラ ンジスタの拡散層に対してコンタクトホールが形成され ている構造である。かかる構造は、トランジスタを覆う 層間絶縁膜に対して、イオン注入によりブログラムを行 うホールと、トランジスタの拡散層と配線層とを接続す るためのコンタクトホールとを一枚のマスクを用いるエ ッチング工程で同時に形成することにより実現すること ができる。

【0013】従って、プログラム工程が、コンタクト形 成工程と同じ工程であるので、プログラム専用工程がな

縁膜にホールを形成した後、コンタクトホールに形成す ることになるので、アニーリングが配線層に影響を与え るおそれがないため、十分なアニーリングをすることが できる。そのため、ジャンクションリークとVthのばら つきが減少し、読み出しエラーが減り、信頼性が高ま る。更に、イオン注入する領域、即ちトランジスタのチ ャネル領域と配線とを重ねることができるため、セルサ イズが小さくなり、集積度が向上する。加えて、トラン ジスタを形成した後、このトランジスタにイオン注入す 10 るため、TATは短い。

【0014】との場合、イオン注入用ホールをトランジ スタのチャネル領域に対応する部位の層間絶縁膜にエッ チングで形成するため、トランジスタのゲート電極を覆 う電極被覆絶縁膜に、これをエッチングから保護するエ ッチングストッパー膜を形成することが好ましい。 [0015]

【発明の実施の形態】以下、本発明に係る半導体装置及 びその製造方法を、図面に示す実施形態に基づき、詳細 に説明する。言うまでもなく、本発明は以下の形態に限 20 定されるものではない。

【0016】本実施形態の半導体装置は、トランジスタ の閾値を高くすることによりブログラムし、互いに隣接 する一対のトランジスタ間の共通拡散層に配線層が自己 整合的に接続された構造のコントローラーに用いるマス クROMであり、その製造工程を図1~7を用いて説明 する.

【0017】図1及び図2は、製造工程のセル平面図で あり、図2(c)から図2(d)に至る工程の断面図を 図3~図7に示す。との読み出し専用ROMは、T字型 う工程と、上記コンタクトホールへ配線層を形成する工 30 セルで二つのトランジスタを一つのコンタクトで共有し ている構造のマスクROMである。

> 【0018】まず、図3に至る工程を説明する。図3~ 図7の(a)は、図2(c)、図2(d)のA-A'線 に沿った断面図であり、プログラムを行わないセルの断 面を示し、(b)は、図2(c)、図2(d)のB-B'線に沿った断面図で、プログラムを行うセルの断面 図である。

【0019】図1(a)に示すように、p型半導体基板 10上に窒化珪素膜で活性領域となる領域を保護しなが 40 ら熱酸化して厚い素子分離酸化膜 (LOCOS) 21を 形成する。その後、窒化珪素膜を除去した後、図示しな いゲート酸化膜を形成する。ゲート酸化膜の膜厚は5. 0~10 n m程度である。なお、図1、図2には、一つ のメモリセルの面積を示すために、セルの境界線bを記 哉している。

【0020】次に、図1(b)に示すように、例えば多 結晶シリコン31a、シリサイド31b、酸化シリコン を堆積した後、パターニングして多結晶シリコンとシリ サイドから構成されるゲート電極31及びゲート電極の くなり、工程が短縮する。また、配線層は、この層間絶 50 上のオフセット絶縁膜23を形成する。ゲート長は0.

35μm程度である。そして、n型不純物をイオン注入してLDD (lightly doped drain) 11を形成する。 【0021】その後、図2(c)に示すように、酸化シリコンを堆積した後エッチバックすることにより、ゲート電極31の側部にサイドウオール24を形成する。これらのオフセット絶縁膜23とサイドウオール24とがゲート電極31を被覆する電極被覆絶縁膜25を構成する。サイドウオール24を形成した後、n型不純物を注入してソース・ドレイン12を形成する。これにより、トランジスタTr1~Tr7が形成される。

【0022】次に、エッチングストッパ膜26を例えば CVD法により形成する。このエッチングストッパ膜26は、ゲート電極被覆絶縁膜25をエッチングから保護するためのもので、次に形成する層間絶縁膜27とエッチング比が異なる材料で構成し、例えばSi,N。を用いる。その他、金属酸化物で構成してもよく、例えばアルミナ、酸化チタン等を金属膜形成後に酸化する、あるいは直接金属酸化膜を形成する方法などで形成することもできる。膜厚は、80から100nm程度である。その後、層間平坦化膜27を形成する。これは、BPSG20を600nm程度CVDし、リフローあるいはエッチバックにより平坦化を行う。

【0023】次いで、この層間絶縁膜に相隣接するトランジスタ間の共通拡散層に対するコンタクトホールと、プログラムすべきトランジスタ(ここではTr1)のチャネル領域に対応する箇所にイオン注入用ホールHIとを形成する工程に入る。層間絶縁膜27上にレジストR1を塗布した後、レジストのパターニングを行う。この工程は、図2(c)に示すとおり、コンタクトパターン3とプログラムパターン5は一つのマスクで形成する。【0024】ここで、コンタクトマスクはマスクROMプログラムパターンはユーザーにより異なるので、それぞれ異なったマスクを用いる。本発明ではコンタクトマスクと兼用することによってプログラムの専用工程が不要となる。以上の工程により、図3に示す構造を得ることができる。

【0025】その後、図4に示すように、コンタクトエッチングを行う。エッチングはウェット又はドライで行い、レジストR1との界面にテーパーを形成することが 40 好ましい。また、このエッチングは、エッチングストッパ膜(Si, N.)26でエッチングを終了する。この時、少なくともコンタクト底部の、更には露出した全部のエッチングストッパ膜26をオーバーエッチ、あるいは別工程のエッチングにより除去する。この場合、コンタクトホールCHは、一対のトランジスタ間の拡散層に自己整合的に形成される。また、プログラムするトランジスタTr1のチャネル領域の上の層間絶縁膜26にはイオン注入用のホールH1が形成される。

【0026】その後、図5に示すようにプログラムイオ 50 ムする方法に比べTATの短縮が可能である。しかも、

ン注入を行う。プログラムは、例えばB・を用い、エネルギー80KeV~120KeV程度、Dose量5×10''~8×10''cm''程度である。このとき、同図の破線Bで示すように、コンタクト部にもプログラムイオンが注入されるが、エネルギーが高く、Dose量も多くないのでコンタクト抵抗には影響が無い。

【0027】次に、図6に示すように、レジストR1を除去し、十分にアニールを行う。アニールは窒素雰囲気中、摂氏800~900度で20分から60分程度である。アニールによりプログラムしたトランジスタTr1のチャネル部分に不純物が拡散して基板と同じ導電形の不純物拡散層13が導入されて関値が高くなると共に、活性化されるため、ドレインジャンクションの欠陥が回復する。この場合、アニールにより絶縁膜26からのオートドーブが起こりコンタクト抵抗が上がるため、アニール後にコンタクト底部を軽くエッチング除去する。また、コンタクトイオン注入を~1011cm-1程度行うことにより、十分コンタクトがとれる。

【0028】その後、図7、図2(d)に示すように金属配線層32をスパッタリングにより形成し、ピットラインを形成する。最後に、図示しないオーバーコートを形成してパッドを開けることにより、本発明の読み出し専用半導体装置が完成する。

【0029】このようにして得られた読み出し専用半導体装置の構造上の特徴は、ゲート電極31を被覆するオフセット絶縁膜23とサイドウオール24とで構成される電極被複絶縁膜25を覆い、層間絶縁膜27とエッチング比が異なるエッチングストッパー膜26が形成されていること、ブログラムすべきトランジスタTr1の上の層間絶縁膜27に関値を調整するためのイオン注入用のホールHIが形成されて、このホールHIに配線層32が形成されていること、イオン注入用のホールHI形成されていること、イオン注入用のホールとHが形成され、このホールとHに配線層32が形成されていること、このコンタクトホールとHは、隣接する一対のトランジスタ間の共通拡散層12に接続され、自己整合的に形成されていることなどである。

【0030】上記製造方法では、イオン注入方式であるにもかかわらず、コンタクトマスクとプログラムマスクが一つのマスクでまかなえるためにプログラム専用マスク、プログラム専用工程を削減でき、コストダウンできる。また、閾値調整用の不純物をイオン注入してから十分な活性化を行うことにより、ジャンクションリークを低減させ、信頼性の高いマスクROMを提供できる。かかる不純物拡散により、イオン注入時の層間膜の膜厚バラツキに対して、十分なマージンをとることが可能である。

【0031】更に、プログラム工程とコンタクト形成工程を同時にできるため、ゲートを形成する前にプログラムする方法に比べてATの短縮が可能である。しかも、

コンタクトを隣接するトランジスタの間の拡散層に自己 竪合的に形成できるため、セルサイズの縮小が可能であ る。また、配線層をトランジスタのゲート電極の上に形 成することができるため、この点でもセルサイズを縮小 することができる。このセルサイズの縮小に伴い、ゲー ト幅の拡大が可能であるので、高速読み出しも用途によ り可能である。

【0032】本態様では金属配線を一層としているが、 多層の場合でも層間膜を形成して従来技術で形成できる ことは言うでもない。また、イオン注入により関値を高 10 くするプログラム方式で説明したが、デブレッション型 にする方式でも勿論本発明が適用可能である。更に、上 記読み出し専用半導体装置では、OR形式で説明した が、AND型でもよい。また更に、コンタクトを自己整 合的に形成する例を説明したが、自己整合的でなくても よく、その他本発明の要旨を逸脱しない範囲で種々変更 が可能である。

[0033]

【発明の効果】本発明の読み出し専用半導体装置は、高 信頼性、低コスト、短TAT等の特徴を有する。また、 本発明の読み出し専用半導体装置の製造方法は、高信頼 性、低コスト、短TATの読み出し専用半導体装置を容 易に製造することができる。

【図面の簡単な説明】

【図1】図1は本発明の実施形態に係る読み出し専用半 導体記憶装置の製造方法の製造工程を示すメモリセル平 面図であり、(a)はLOCOSによる紫子分離段階ま で、(b)はゲート電極形成段階までをそれぞれ示す。 【図2】図2は図1の続きの工程を示し、(c)はコン タクトパターンとプログラムパターンのパターンニング 30 25…電極被覆絶縁膜、26…エッチングストッパー 工程まで、(d)は金属配線形成工程をそれぞれ示す。 【図3】図3は本発明の実施形態に係る読み出し専用半 導体記憶装置の製造方法の製造工程を示す概略断面構造*

*図であり、コンタクトパターンとプログラムパターンの パターンニング工程までを示し、(a)は、図2(c) におけるA-A'に沿った断面図、(b)が図2(c) におけるB-B' 線に沿った断面図である。

【図4】図4は図3の続きの工程を示し、コンタクトホ ールとプログラムホールの形成工程までを示し、(a) は、図2 (c)におけるA-A'に沿った断面図、

(b) が図2(c) におけるB-B' 線に沿った断面図 である。

【図5】図5は図4の続きの工程を示し、プログラム不 純物導入工程までを示し、(a)は、図2(c)におけ るA-A'に沿った断面図、(b)が図2(c)におけ るB-B' 線に沿った断面図である。

【図6】図6は図5の続きの工程を示し、アニールによ るプログラム不純物の活性化工程までを示し、(a) は、図2(c)におけるA-A'に沿った断面図、

(b) が図2 (c) におけるB-B' 線に沿った断面図 である。


【図7】図7は図6の続きの工程を示し、金属配線層形 20 成工程までを示し、(a)は、図2(d)におけるA-A'に沿った断面図、(b)が図2(d)におけるB-B、線に沿った断面図である。

【図8】図8は従来技術の、イオン注入プログラム方式 による読み出し専用半導体記憶装置のメモリセル平面図 を示す。


【符号の説明】

10…基板、11…LDD、12…ソース・ドレイン、 13…プログラム不純物拡散層、21…素子分離絶縁 膜、23…オフセット絶縁膜、24…サイドウオール、 膜、27…層間絶縁膜、31…ゲート電極、32…配線 層、Tr…トランジスタ、CH…コンタクトホール、H 【…イオン注入用ホール。


[図3]





[図1]




[図2]









【図4】




(図5)



【図6】



【図7】



[図8]

